IC 101: Phison 및 IC 설계

작가 셰인 그린 | 2023년 10월 30일 | 모두, 추천, 낸드 플래시 101, 기술

이 기사는 Phison의 가장 중요한 제품 중 하나인 집적 회로(IC)를 심층적으로 살펴보는 시리즈의 세 번째이자 마지막 기사입니다. 우리의 두 번째 할부 NAND 플래시 컨트롤러 IC 기능 블록 다이어그램의 그림과 함께 기본 IC 설계 프로세스를 소개했습니다. 이 마지막 기사에서는 IC 설계의 Phison 세계로 한 걸음 더 나아가도록 하겠습니다.

우리가 논의한 것처럼 이전 기사 IC 설계에 관해서는 IC가 대상 애플리케이션을 중심으로 설계되는 것이 중요합니다. 이를 위해 설계자는 회로가 달성해야 하는 기능을 이해해야 합니다. 그런 다음에야 전력 매개변수, 메모리 용량, 임계값, 환경 적응성 등과 같은 정량적 및 정성적 변수를 면밀히 다루기 위한 세부 사양 목록을 작성할 수 있습니다.

특정 기능 블록 및 요구 사항은 의도한 사용 사례 및 애플리케이션에 따라 크게 달라질 수 있습니다. 그러나 일부 일반 기능 블록은 특정 애플리케이션을 위한 설계에서 공통적으로 사용될 수 있습니다. 이를 설명하기 위해 플래시 메모리 컨트롤러로 넘어가기 전에 AI 및 5G 애플리케이션을 위한 IC 설계의 몇 가지 예를 살펴보겠습니다.

AI 및 5G 애플리케이션을 위한 IC 설계

많은 AI 애플리케이션 중심 IC의 경우 중요한 기능 블록은 디지털 신호 처리(DSP) 엔진입니다. 컴퓨터 머신러닝, 딥러닝 과정에서 항상 대량으로 발생하는 연산의 필수 단계인 행렬 곱셈, 컨볼루션 등의 알고리즘에 필요한 복잡한 수학 연산을 수행하는 역할을 하는 하드웨어 엔진입니다.

컴퓨팅 시스템에서 컴퓨팅 쪽의 반대편에는 메모리 쪽이 있습니다. 모든 컴퓨팅 시스템에는 중간 매개변수나 계산 결과를 임시로 저장하기 위한 일종의 하드웨어 공간이 필요합니다. AI 애플리케이션의 경우 계산과 훈련 사이에 생성된 임시 데이터를 신속하게 검색하거나 나중에 사용하기 위해 따로 보관할 수 있는 것이 중요합니다. 따라서 AI 애플리케이션용으로 설계된 대부분의 IC 칩에는 최고 수준의 메모리 하드웨어와 빠른 속도로 결정을 내리는 우수한 메모리 인터페이스가 필요하며 단일 비트의 데이터를 극도의 속도로 저장할 수 있는 많은 레지스터가 장착되어 있습니다.

처리 및 데이터 저장에 필요한 속도 외에도 AI 애플리케이션 중심 IC에는 신경망 추론과 같은 매우 까다로운 워크로드를 지원하기 위해 소위 "하드웨어 가속기"가 장착되는 경우가 많기 때문에 약간의 추가 속도가 중요할 수 있습니다. 이러한 가속기는 일반적으로 특정 계산 임무를 병렬로 실행하기 위해 더 큰 작업으로 인해 바쁘고 소모되는 메인 프로세서에 추가되는 특수 회로입니다. 가속기의 이러한 오프로드 효과는 칩의 효율성을 높이는 동시에 메인 프로세서 내 작업 간 전환으로 인해 발생하는 에너지 소비와 대기 시간을 줄여 AI 애플리케이션의 전반적인 성능을 향상시키는 데 도움이 됩니다.

또 다른 예로 5G 애플리케이션 중심 IC를 고려해 보겠습니다. 이러한 유형의 IC의 초점은 주로 고속 무선 연결 및 데이터 전송을 가능하게 하는 것입니다. 설계의 핵심 기능 블록에는 무선 신호의 인코딩 및 디코딩을 담당하는 디지털 베이스밴드 처리 장치와 무선 통신 중에 필요한 안테나 및 아날로그 신호 송수신을 담당하는 무선 주파수(RF) 프런트 엔드가 포함될 수 있습니다.

또한 5G용으로 설계된 IC는 다중 안테나 제어를 통해 무선 신호를 특정 장치로 전달하는 빔포밍과 같은 고급 기능을 지원하는 경우가 많습니다. 이러한 제어 메커니즘을 구현하려면 MIMO(다중 입력, 다중 출력) 기능 블록을 회로 내에 구현하여 여러 안테나의 신호 시퀀스를 적절하게 지정해야 합니다.

대상 애플리케이션의 차이에도 불구하고 IC를 설계하는 데 사용되는 특정 측면과 프로세스는 서로 다른 것처럼 보이는 IC 유형 간에 상관 관계를 생성합니다. 예를 들어 AI IC와 플래시 메모리 컨트롤러 IC 모두 최적의 성능을 달성하려면 효율적인 메모리 인터페이스가 필요합니다. 차이점은 단지 관련 메모리 장치가 메모리 계층 구조에 속하는 위치에 있습니다. 5G IC 측면에서 강력한 MIMO 신호 시스템의 설계는 NAND 플래시 스토리지 프런트엔드에서 데이터 흐름을 제어하기 위한 FIFO(선입선출) 버퍼 구현과 미묘한 유사점을 공유합니다. 두 디자인 사이에 직접적인 연결은 없지만 둘 다 조작된 입력으로 원하는 출력을 생성하는 별도의 버퍼 회로를 포함합니다.

SSD의 플래시 메모리 컨트롤러용 IC 설계

일반 SSD NAND 플래시 메모리 컨트롤러 IC에는 다음과 같은 특정 기능 블록이 포함되어 있습니다.

- - 프런트엔드 상호 연결
  - 중앙 엔진
  - 버퍼 및 저장 매체 관리 장치
  - 주변기기 상호 연결
  - 신뢰성 보장 및 보안 기능을 위한 다중 암호화 엔진

이러한 블록은 함께 작동하여 안정적인 데이터 저장 장치인 SSD의 효율적인 작동을 보장합니다. 이것이 어떻게 일어나는지 더 잘 설명하기 위해 기차역에 대한 비유를 사용하겠습니다. 기차역에 여행자를 위한 다양한 영역이나 섹션이 있는 것처럼, 데이터를 서비스하는 SSD의 작동도 프런트엔드, 미들엔드, 백엔드 등 여러 부분으로 나눌 수 있습니다.

프런트엔드

SSD의 프런트엔드를 기차역의 로비처럼 생각해보세요. 티켓팅, 수하물 보관 또는 관리 서비스까지 포함하는 서비스를 제공하는 역 로비와 마찬가지로 SSD의 프런트 엔드는 수신 신호에 대한 다양한 사전 처리 서비스를 제공하는 데이터 진입점 역할을 합니다. 이러한 서비스에는 대상 전송 인터페이스(SATA, SAS 또는 PCIe일 수 있음)를 통한 신호 링크 설정, 프로토콜 준수 디지털 신호 변환 및 다양한 연결 확인 루틴이 포함됩니다.

이러한 서비스를 제공하려면 흔히 IP라고 불리는 많은 일반 및 특허 소형 회로를 NAND 플래시 메모리 컨트롤러 IC 칩에 패키징해야 합니다. Phison의 자체 SSD 컨트롤러 솔루션에 있는 프런트 엔드 IP의 한 예는 다음과 같습니다. SerDes (Serial-and-Deserializer의 약어) 들어오는 병렬 데이터 비트(동시에 서로 다른 물리적 핀을 통해 전달됨)를 직렬 비트스트림으로 변환하거나 그 반대로 변환하는 역할을 합니다. SerDes의 구성에는 데이터 흐름 관리를 위한 FIFO 캐시와 프로토콜 적합성을 위한 코더 쌍이 포함됩니다. Phison은 업계 최고의 나노미터 규모 생산 프로세스를 기반으로 구축된 메인스트림 SSD 전송 인터페이스를 위한 포괄적인 SerDes IP 포트폴리오를 보유하여 SSD 프런트엔드를 완벽하게 지원합니다.

중간 끝

미들엔드는 주로 캐시 및 저장 매체 관리를 담당합니다. SSD 내부에는 DRAM과 NAND 플래시라는 두 가지 주요 메모리 구성 요소가 있습니다. DRAM은 임시 데이터를 저장할 수 있는 캐시 공간 역할을 하고, NAND 플래시는 데이터를 장기간 보관하는 저장 매체입니다. SSD의 미들엔드는 시스템의 중심 역할을 하는 만큼 매우 중요합니다. 기차역 배차원이나 아나운서가 승객을 임시 대기실로 안내하거나 장거리 여행을 위해 기차로 안내하는 것처럼 SSD IC는 임시 저장을 위해 데이터를 DRAM으로, 장기 저장을 위해 NAND 플래시로 보냅니다.

중앙 파견 사무소 역할을 수행하려면 FTL(Flash Translation Layer) 및 하드웨어 적응 계층을 구현하여 메모리 장치의 데이터 배치에 협력해야 합니다. FTL은 회계 장부에 있는 데이터를 플래시 메모리의 올바른 물리적 위치에 매핑하는 일을 담당합니다. 마찬가지로, DRAM에 대한 임시 데이터에도 유사한 테이블 관리 및 매핑 메커니즘이 채택됩니다. FTL과 하드웨어 적응 계층은 모두 SSD의 전체 성능에 심각한 영향을 미칠 수 있는 중요한 펌웨어 기능입니다. 이는 컨트롤러 IC 설계 내에서 섬세하게 계획되어야 하는 강력한 중앙 하드웨어 엔진에 의해 구동됩니다.

중간 단계의 요구 사항을 해결하기 위해 Phison은 중앙 디스패처를 지원하는 고유한 방법을 제공하는 많은 하드웨어 IP를 보유하고 있습니다. 여기에는 다음이 포함됩니다. CoXProcessor™ 그리고 메모리 인터페이스 IP 이를 통해 Phison의 NAND 플래시 컨트롤러 IC는 각 세대의 제품에서 다른 IC보다 뛰어난 성능을 발휘할 수 있습니다.

백엔드

NAND 플래시 메모리 컨트롤러 IC의 백엔드는 모두 NAND 플래시 메모리에 관한 것입니다. 앞서 언급했듯이 NAND 플래시 메모리 칩은 기차역 비유의 기차입니다. 기차 내 서비스는 역에서 제공되는 도움과 안내만큼 전반적인 여행 경험 측면에서 중요합니다. NAND 플래시 컨트롤러 IC 설계의 큰 부분은 NAND 인터페이스 프로토콜 준수, 내구성 유지 및 오류 수정을 포함하는 열차 내 서비스에 중점을 두고 있습니다.

NAND 플래시 인터페이스 프로토콜을 준수하는 NAND 플래시 컨트롤러의 능력은 다양한 열차 모델을 완벽하고 효율적으로 작동할 수 있는 숙련된 열차 운전사를 갖는 것과 같습니다. Phison은 주류 프로토콜 ONFI 및 Toggle의 최신 인터페이스 사양과 호환되는 강력한 IP 포트폴리오를 보유하고 있습니다. 축적된 하드웨어 및 펌웨어 IP를 통해 Phison의 NAND 플래시 메모리 컨트롤러 IC는 힘들이지 않고 부드러운 속도와 제어로 NAND 플래시를 구동합니다.

우리 모두가 여행 중에 경험한 것처럼 때로는 좌석을 찾거나 올바른 열차에 탑승하는 데 실수를 할 때도 있습니다. NAND 플래시 메모리 내의 전자 형태의 데이터도 마찬가지입니다. 전자는 NAND 플래시 셀의 고유한 물리적 특성으로 인해 때때로 전자가 빠져나갈 수 있으며, 이로 인해 작동 중 및 시간이 지남에 따라 데이터 비트 오류가 발생할 수 있습니다. 따라서 NAND 플래시의 높은 내구성과 신뢰성을 유지하는 것은 우수한 NAND 플래시 메모리 컨트롤러 IC 백엔드 설계를 위한 또 다른 중요한 요구 사항입니다.

높은 신뢰성과 품질을 위해 Phison IC를 선택하세요

피손 고급 SSD 제품의 최고의 수명을 보장하기 위해 시장에서 가장 프리미엄 NAND 플래시 솔루션을 선택했으며, 강력한 고급 SSD 포트폴리오를 통해 품질 전통을 강화했습니다. 오류 수정 코드(ECC). 전문적이고 도움이 되는 열차 내 서비스 직원이 승객을 돕는 것처럼, Phison의 고급 ECC는 전용 수학적 계산을 위해 지속적으로 개선되는 펌웨어 알고리즘과 하드웨어 엔진을 기반으로 탈출된 전자와 NAND 플래시 비트 오류를 쉽게 처리합니다.