End-to-End-Datenschutz für SSDs

Author Grace Chen | 31. Okt. 2022 | Alle, Sicherheit

Im Jahr 2013 brachte Apple das erste MacBook Pro mit einer PCIe-SSD auf den Markt und weitete damit den Bereich PCIe-basierter SSDs offiziell auf Verbraucheranwendungen aus. Allerdings waren PCIe-basierte SSDs aufgrund ihrer hohen Bandbreite und Skalierbarkeit schon lange zuvor in Servern und Rechenzentren zu finden.

Mit der neuesten 3D-NAND-Flash-Technologie sind PCIe-SSDs günstiger geworden, was zu einer stärkeren Akzeptanz in Einzelhandels- und Verbraucheranwendungen führt. Aber Preis und Leistung sind nicht der einzige Grund, warum Verbraucher und Unternehmen auf SSDs umsteigen; Auch der Datenschutz ist ein wesentlicher Faktor.

SSD-End-to-End-Datenschutz

Mit fortschrittlichen Flash-Prozesstechnologien wie 3D TLC oder QLC können Laufwerke problemlos Terabytes an Daten zu einem sehr attraktiven Verkaufspreis speichern. Aber wie ein PCIe-SSD-Controller Daten schützt, sollte ebenso wichtig für die Leistungssteigerung sein, da sich die gespeicherte Datenmenge verdoppelt oder sogar verdreifacht.

Für Phison PCIe SSDsDer Datenschutz besteht aus drei Ebenen:

1. 1. Frontend: End-to-End Data Protection (ETEDP) schützt Daten sowohl bei Lese- als auch bei Schreibvorgängen.
  2. Kern: Eine SmartECCTM-Engine stellt mithilfe eines RAID-Mechanismus fehlerhafte Daten wieder her.
  3. Backend: Der NAND-Flash-ECC-Schutz führt bei Lesevorgängen eine Fehlererkennung und -korrektur durch.

Der End-to-End-Datenschutz, auch bekannt als ETEDP, ist darauf ausgelegt, jeden Soft Error bei der Datenübertragung zu erkennen. Wenn Daten vom NAND-Flash gelesen oder darauf geschrieben werden, gibt es mehrere Schritte, in denen Daten während der Datenübertragung vorübergehend gespeichert werden. Daher kann es bei Flash-Speichern zu Bit-Flips oder Rauschen kommen, die einen einzelnen Ereignisfehler verursachen können. Controller müssen wissen, wann diese Fehler auftreten, und wenn möglich Maßnahmen ergreifen.

Schutz vor Schreibvorgängen

Wenn Daten auf NAND geschrieben werden, werden sie von Host-IPs (PCIe- und NVMe-IP) zum Datenpuffer (DRAM und SRAM), zur Flash-IP und schließlich zum NAND-Flash verschoben.

Wenn ein Host einen Schreibbefehl ausgibt, werden die Daten zunächst auf die Host-IP verschoben. Die Daten werden anhand ihres CRC geprüft und bei Übereinstimmung wird eine E2E-Parität (die auf der Grundlage der logischen Blockadresse (LBA) der Daten generiert wird) an die Daten selbst angehängt. Wenn Daten in den Datenpuffer verschoben werden, sind diese Daten durch SECDED (Einzelfehlerkorrektur, Doppelfehlererkennung) geschützt. Die darin enthaltene ECC-Engine kann falsche Daten wiederherstellen. Bei Flash IP werden die Daten geprüft und zusätzlich mit CRC- und LDPC-Code angehängt. Schließlich werden alle Daten mit Paritäten auf einmal auf den NAND-Flash geschrieben.

Lesevorgangsschutz

Wenn Daten vom Host gelesen werden, werden die Daten vom NAND, dann zur Flash-IP, dann zum Datenpuffer und schließlich zur Host-IP verschoben.

Das Design der Korrektur-Engine bestimmt, wie viele Fehler behoben werden können. Während des Lesevorgangs werden die Daten zunächst auf LDPC und CRC in der Flash-IP überprüft. Wenn die Daten korrekt sind, wird die ECC-Parität aufgehoben und die Daten werden entsprechend auf die anderen IPs verschoben. Ähnlich wie bei einem Schreibvorgang werden die Daten am Datenpuffer und an den Host-IPs auf ihre Richtigkeit überprüft. Wenn die Daten korrekt sind, wird die E2E-Parität aufgehoben und die Daten an den Host gesendet.

Phison schützt Ihre Daten

Mit der 3D-NAND-Prozesstechnologie erwarten Kunden eine hohe Leistung und Kapazität einer SSD sowie eine bessere Ausdauer und Datenzuverlässigkeit. Hinsichtlich des Datenschutzes gibt es unterschiedliche Möglichkeiten, den Zweck zu erreichen, jedoch wird innerhalb eines PCIe-Controllers üblicherweise ein End-to-End-Datenschutz praktiziert. Der Zweck des End-to-End-Datenschutzes besteht darin, Paritäten zu generieren und diese an Daten anzuhängen, um während der Datenübertragung von Lese- und Schreibvorgängen weiche Fehler zu erkennen.